摘要:頻率合成技術是現代通訊系統的重要組成部分,他將一個高穩定和高準確度的基準頻率,經過四則運算,產生同樣穩定度和基準度的頻率。分頻器是集成電路中最基礎也是最常用的電路。整數分頻器的實現比較簡單,可采用標準的計數器或可編程邏輯器件設計實現。但在某些場合下,時鐘源與所需的頻率不成整數倍關系,此時可采用小數分頻器進行
頻率合成技術是現代通訊系統的重要組成部分,他將一個高穩定和高準確度的基準頻率,經過四則運算,產生同樣穩定度和基準度的頻率。分頻器是集成電路中最基礎也是最常用的電路。整數分頻器的實現比較簡單,可采用標準的計數器或可編程邏輯器件設計實現。但在某些場合下,時鐘源與所需的頻率不成整數倍關系,此時可采用小數分頻器進行分頻。本文利用VerilogHDL硬件描述語言的設計方式,通過ModelSimSE開發軟件進行仿真,設計基于FPGA的雙模前置小數分頻器。隨著超大規模集成電路的發展,利用FPGA小數分頻合成技術解決了單環數字頻率合成器中高鑒相頻率與小頻間隔之間的矛盾。
1 雙模前置小數分頻原理
小數分頻器的實現方法很多,但其基本原理一樣,即在若干個分頻周期中采取某種方法使某幾個周期多計或少計一個數,從而在整個計數周期的總體平均意義上獲得一個小數分頻比,設要進行分頻比為K的小數分頻,K可表示為:

式中:n,N,X均為正整數;n為到X的位數,即K有n位小數。另一方面,分頻比又可以寫成:

式中:M為分頻器輸入脈沖數;P為輸出脈沖數。

令P=10n,則:

以上是小數分頻器的一種實現方法,即在進行10n次N分頻時,設法多輸入X個脈沖。
[1] [2]
通信工程師備考資料免費領取
去領取
專注在線職業教育25年