在線輔導　面授招生　考試大綱　指定教材　試題匯總

1.5.5  FPGA 介紹
FPGA (Field Programmable Gates Array)就是現場可編程門陣列。它與 CPLD (Complex Programmable Logic Device,復雜可編程邏輯器件）都是一種用戶可 編程邏輯器件（統稱為PLD),它們是在PAL、GAL等邏輯器件的基礎上發展起來的。同以往的PAL和GAL相比，FPGA/CPLD規模比較大，適合于時序、組合邏輯 電路應用場合，它以其編程方便、集成度高、開發周期短、速度快、價格合理等 特點越來越受到廣大電子設計人員的青睞。
FPGA與CPLD的區別主要是其結構特點和工作原理，通常的分類方法是：將 基于乘積項可編程結構（即可編程的與陣列和固定的或陣列結構）的器件稱為 CPLD,如 Lattice 的 ispLSI 系列、Xilinx 的 XC9500 列、Altera 的 MAX 系列等； 將基于SRAM查表法結構方式的器件稱為FPGA,如Xilinx的SPARTAN系列、Altera 的 Stratix、ACEX、APEX 和 FLEX 系列等。
隨著百萬門級的FPGA的推出,單片系統成為可能，Altera提出的概念為S0PC (System on Programmable Chip),即可編程片上系統，將一個完整的系統計成 在一個可編程邏輯器件中。為了支持S0PC的實現，方便用戶開發與應用，Altera 提供了眾多性能優良的宏功能模塊、IP (Intellectual Property,即知識產權） 核以及系統集成等完整的解決方案。這些宏功能模塊和IP核都經過了嚴格的測 試，使用這些模塊可以大大減小設計風險，縮短開發周期。Altera能夠提供的宏 功能模塊和IP核包括了數字信號處理（如FIR、FFT及乘法器等)、圖像處理（如 旋轉、壓縮和過濾等)、通信（如信道解碼、Viterbi編解碼和Turbo編解碼等)、 接口（如PCI、USB和CAN等總線接口）、處理器及外圍功能模塊（如Nios嵌入式 處理器、微控制器、CPU核、UART和中斷控制器等)。

返回目錄： 現代通信系統調制基本技術和實現方法緒論

相關通信工程師考試教程推薦：

  通信工程師考試終端與業務培訓營銷文案寫作匯總

  通信工程師考試現代通信市場營銷環境

    終端與業務考試培訓通信市場購買行為分析

  終端與業務考試通信市場調研與決策