1.5 EDA、VHDL和FPGA
1.5.1 EDA的概念
EDA(ElectronicDesignAutomation)即電子設(shè)計(jì)自動(dòng)化技術(shù)，是一種以計(jì)算機(jī)為基本工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。利用計(jì)算機(jī)圖形學(xué)、拓?fù)溥壿媽W(xué)、計(jì)算數(shù)學(xué)以至人工智能學(xué)多種計(jì)算機(jī)應(yīng)用學(xué)科的最新成果而開發(fā)出來的一整套軟件工具。EDA技術(shù)的出現(xiàn)，不僅為電子系統(tǒng)設(shè)計(jì)帶來了一場(chǎng)革命性的變化，從某種意義上來說，也是電子系統(tǒng)設(shè)計(jì)發(fā)展的必然趨勢(shì)。
現(xiàn)代EDA技術(shù)的基本特征是采用高級(jí)語(yǔ)言描述，具有系統(tǒng)級(jí)仿真和綜合能力。它主要采用并行工程和“自頂向下”的設(shè)計(jì)方法，使開發(fā)者從一開始就要考慮到產(chǎn)品生成周期的諸多方面，包括質(zhì)量、成本、開發(fā)時(shí)間及用戶的需求等等。然后從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用VHDL、Verilog-HDL,ABEL等硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐贰?br/>EDA技術(shù)可把數(shù)字通信技術(shù)、微電子技術(shù)和現(xiàn)代電子設(shè)計(jì)自動(dòng)技術(shù)結(jié)合起來，實(shí)現(xiàn)了硬件設(shè)計(jì)軟件化，提高了數(shù)字通信系統(tǒng)設(shè)計(jì)的效率，降低了設(shè)計(jì)成本。本文的第三章就是基于FPGA，利用VHDL語(yǔ)言編程并用EDA技術(shù)對(duì)數(shù)字通信系統(tǒng)的調(diào)制和解調(diào)進(jìn)行分析。
EDA技術(shù)的發(fā)展過程可分三個(gè)階段：20世紀(jì)70年代計(jì)算機(jī)輔助設(shè)計(jì)(ComputerAssistDesign,CAD);20世紀(jì)80年代后期計(jì)算機(jī)輔助工程設(shè)計(jì)(ComputerAssistEngineeringDesign,CAE)；20世紀(jì)90年代電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation，EDA)。可見，EDA技術(shù)可以看作是電子CAD的高級(jí)階段?

返回目錄：現(xiàn)代通信系統(tǒng)調(diào)制基本技術(shù)和實(shí)現(xiàn)方法緒論

相關(guān)通信工程師考試教程推薦：

  通信工程師考試終端與業(yè)務(wù)培訓(xùn)營(yíng)銷文案寫作匯總

  通信工程師考試現(xiàn)代通信市場(chǎng)營(yíng)銷環(huán)境

    終端與業(yè)務(wù)考試培訓(xùn)通信市場(chǎng)購(gòu)買行為分析

  終端與業(yè)務(wù)考試通信市場(chǎng)調(diào)研與決策