2026上半年嵌入式系統設計師考試知識點你掌握了嗎？希賽網整理的這份2026上半年嵌入式系統設計師考試知識點自查清單資料請查收，考生可對照該資料對自己的知識點掌握程度進行一個摸排，以便及時合理的調整學習計劃。本資料的PDF版本可在本文文首本文資料處或文末的資料下載欄目下載。

2026上半年嵌入式系統設計師考試知識點自查清單部分內容如下：

1.數據的表示

采用n位補碼（包含一個符號位）表示數據，可以直接表示數值（  ）。

A.2n

B.-2n

C.2(n-1)

D.-2n-1

答案：D

解析：在計算機中，n位補碼（表示數據位），表示范圍是[-2n-1，+2n-1-1]，其中最小值是人為定義，以n=8為例，其中-128的補碼是人為定義的1000 0000。根據補碼表示的范圍，D選項是屬于范圍內的數據。所以正確答案是D。

2.計算機的組成

CPU在執行指令的過程中，會自動修改（  ）的內容，以便使其保持的總是將要執行的下一條指令的地址。

A.指令寄存器

B.程序計數器

C.地址寄存器

D.指令譯碼器

答案：B

解析：CPU執行指令的過程中，會自動修改PC的內容，PC是指令計數器，用來存放將要執行的下一條指令，本題選擇B選項。

對于指令寄存器（IR）存放即將執行的指令，指令譯碼器（ID）對指令中的操作碼字段進行分析和解釋，地址寄存器（AR），不是我們常用的CPU內部部件，其作用是用來保存當前CPU所要訪問的內存單元或I/O設備的地址。

3.流水線

下列關于流水線方式執行指令的敘述中，不正確的是（  ）。

A.流水線方式可提高單條指令的執行速度

B.流水線方式下可同時執行多條指令

C.流水線方式提高了各部件的利用率

D.流水線方式提高了系統的吞吐率

答案：A

解析：本題要求選擇不正確的敘述。其中A流水線方式可提高單條指令的執行速度是不正確的，對于只有單條指令的情況下，流水線方式與順序執行時沒有區別。流水線的原理是在某一時刻可以讓多個部件同時處理多條指令，避免各部件等待空閑，由此提高了各部件的利用率，也提高了系統的吞吐率。

4.多級存儲結構

在CPU的內外常設置多級高速緩存（Cache），其主要目的是（  ）。

A.擴大主存的存儲容量

B.提高CPU訪問主存數據或指令的效率

C.擴大存儲系統的容量

D.提高CPU訪問外存儲器的速度

答案：B

解析：存儲系統多級層次結構中，由上向下分為三級：高速緩沖存儲器cache，主存儲器和輔助存儲器組成。從上到下，容量逐漸增大，速度逐漸降低，但成本逐漸減少。

5.I/O控制方式

如果I/O設備與存儲設備進行數據交換不經過CPU來完成，這種數據交換方式是（  ）。

A.程序查詢方式

B.中斷方式

C.DMA方式

D.無條件存取方式

答案：C

解析：本題考查計算機系統硬件方面關于DMA方式的基礎知識。

DMA方式，即“直接存儲器訪問”方式，是一種快速傳送大量數據的技術，DMA方式傳送數據時，是通過直接訪問存儲器來完成，而不經過CPU，因此省去了保存現場和恢復現場的問題。

DMA方式的工作過程是：

1、向CPU申請DMA傳送；

2、CPU允許后，DMA接受系統總線的控制權；

3、在DMA控制器的控制下，在主存和外部設備之間直接交換數據，DMA將傳輸的數據從一個地址空間復制到另一個地址空間，傳送過程中不需要中央處理器參與，傳送開始前需要CPU提供傳送數據的主存起始地址和數據長度；

4、傳送結束后，向CPU返回DMA操作完成信號。